研究所紹介
広島大学ナノデバイス・システム研究センター
広島大学ナノデバイス・システム研究センター・教授
角南英夫
1. はじめに
本研究センターは、10年時限を迎えた前集積化センターを発展させ、 引き続き学内共同教育研究施設として平成8年5月に設立されたものである。 図１に平成10年に完成したセンター建物の全景を示す。
設立の趣旨は、現在のコンピュータが苦手としている「大枠の判断」 ができるような、より人間の脳に近いコンピュータシステムを実現する為に、 コンピュータシステムアーキテクチャから回路、デバイス設計及ぴLS1製作
プロセスにおよぶ広範な研究を推進することを目的としている。
２．組織構成と研究設備
センター長は、本年3月をもって退任された前センター長、廣瀬全孝教授の 後を継いで、岩田穆教授が4月に着任した。また、同時にフルメンバーとなり、 教授4人（角南英夫、吉川公麿、ハンス・ユルゲン マタウシュ、横山新）、
助教授3人（芝原健太郎、中島安理、小出哲士）、および非常勤研究員４名で 構成される。 本センターは、国内でも有数の、シリコンLSIの基本デバイスが 一貫して試作できる施設であるので、学内他部門のみならず他大学、
半導体デバイス・材料メーカーからの参画も得ており、実質的に本センター 専任の教官のほぼ倍の規模の研究陣容となっている。 デバイス試作を行うクリーンルームは、平成10年度に新設した新研究棟を加
えて延べ830m2の面積をもち、最も清浄度の高いところはクラス10である。 さらに、一部化学汚染を防ぐため活性炭によるケミカルフィルター を設置している。
研究設備は、前センター発足当時からの設備を引き継いでいるので、 ２インチ（50mmφ）ウェハの処理を基本とするが、コ ンピュータ支援設計ツールおよびスーパークリーンルームを用いたLSI試作ライン
及び材料・デバイス評価装置を完備している。 「ナノデバイス」の名 が示すように、特に微細なデバイスを試作し評価するために、最先端の設備を 揃えている。電子線描画装置2台、g線およびi線ステッパー、中電流イオン
注入装置、各種成膜装置、エッチング装置、電界放出型透過電子顕微鏡、 走査電子顕微鏡、ESCA、FTIRなどである。
なお、本センターは、その優れた企画により平成11年度国立大学優秀 施設表彰文教施設部長賞を受賞した。
３．研究内容
研究分野は大別して、次の４領域からなる。（1）ナノデバイス研究領域： 数10ナノメータサイズの超微細トランジスタ(ナノメータトランジスタ)の 開発と素子物理の研究、（2）ナノプロセス研究領域：ナノメータトランジスタ
の実現とその集積化に必要な原子スケール加工法の研究、（3）分子集積機能研 究領域：自己組織化プロセスによるナノ構造形成法の研究、（4）システム設計 ・アーキテクチャ研究領域：LSL上の膨大なメモリデータ相互の演算を分散協調
的に実行する、メモリベースコンピュータの設計原理の研究。それぞれの領域の トピックスを紹介したい。
（1）ナノデバイス研究領域：ゲート長30nmの極微細MOSトランジスタの製作
ゲート長30nm、ゲート酸化膜厚1.86nmの極微細MOSトランジスタを試作し、 その動作確認をした。このトランジスタは、おおよそ15年後に半導体工業が 達すると期待される水準である。また、トランジスタ性能の要の多結晶シリコ
ンゲート電極を、垂直性よく形成する高選択比エッチング技術を完成しました。 これらの結果を図２に示す。ゲート長とゲートトンネルリーク電流の関係を調べ た結果、ゲート長500nm以下で、理論値より電流が少なくなる現象が見られた。
この電流減少はゲート電圧の極性によらず、ほぼ同様に起こる。これは、ゲート 側壁酸化膜界面にリン原子がパイルアップし、ゲート側壁領域の不純物原子が 減少するために起こると考えられる。
（2）ナノプロセス研究領域：原子層堆積Si窒化膜によるp-MOSトランジスタの信頼性改善
微細CMOS技術の課題の一つに、p-MOSトランジスタにおける薄膜ゲート酸化膜 のボロン突き抜けがある。本センターでは原子一層ごとの成長を制御できる原子 層デポジションにより、均一な極薄シリコン窒化膜をゲート酸化膜上に堆積した。
これにより、ボロンの突き抜けが抑制される事を確認した。この結果を静電容量の シフト量の変化として図3に示す。さらに、この構造は酸化膜中へのボロン拡散も 抑制する事から、ゲート酸化膜の信頼性も改善した。
（3）分子集積機能研究領域：選択成長シリコン量子ドットを用いた不揮発性 メモリ
走査プローブに負電圧を印加してSiO2表面へHイオンを入射し、SiO2表面のSi -O-Si結合を切って、局所的に Si-OH 結合を形成する。これをSiH4ガス中で加熱
すると、図４に示すようなシリコンナノ構造が所定の位置に形成される。 これを用いて図5に示す量子ドットメモリを試作し、書き込み-消去特性を測定した。 トランジスタのしきい電圧がほぼ1Ｖ移動するので、不揮発性メモリとして
十分動作することを確認した。量子ドットは互いに絶縁されているので、 原理的に微細なトランジスタが実現可能であり、有望である。
（4）システム設計・アーキテクチャ研究領域：全並列処理ディジタル・ アナログ混載連想メモリ
将来の知能集積システムにとって、連想メモリは認識を行う際の基本的な 構成要素であると考えられてる。しかし、現在の1つのプロセッサに1つのメ モリを接続し、入力と記憶データとの比較を逐一実行する方式では、認識時間
は数ミリ秒から数分かかる。複数個のプロセッサと複数個のメモリを使用する ことで処理速度を上げることが可能だが、コスト面で実用的ではない。
そこで、小面積で高速な「全並列型ディジタル・アナログ混載連想メモリ 」を開発した。これは、複数の信号処理回路とメモリを用いて並列処理を実行 するだけでなく、さらにアナログ信号処理を取り入れることにより、処理速度を
格段に向上させる方式である。システム構成を図6に示すように、入力データと参 照データは共にディジタル信号だが、その類似度を出力する回路、および、 最も似通ったデータを選び出す部分に、高速で並列処理に適したアナログ
回路を用いている。
東大VLSI Design and Education Center (VDEC)を通じて試作したチップを 図7に示す。チップ面積は1.5mm2、消費電力は0.26
Ｗであった。 これは128ビットのデータを100ナノ秒以下で処理することができ、 従来方式の10倍以上の速度である。
４．むすび
1970年以来連綿として続いてきた集積回路の高密度技術は、 この30年間に、規模、性能ともおおよそ100万倍の向上をもたらした。しかるに、ナノメーター領域に近づくにつれ、微細化に伴うあらゆる障害がいっそう顕著になり、材料、構造、アーキテクチャにおいてブレークスルーが熱望されている。
本センターはこれらの期待に応えるべく、集積回路の将来像を総合的に検討している。共同施設として内外に門戸を開いているので、大学のみならず、従来に増して企業にも大いに利用していただきたいと考えている。
